24小時聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
順序電路和組合電路的區(qū)別
順序電路和組合電路的區(qū)別
數(shù)字邏輯電路大致分為組合邏輯電路和時序邏輯電路。組合電路執(zhí)行不需要內(nèi)存來存儲數(shù)據(jù)的任務(wù)——它們的操作與時間無關(guān)。任何時刻的輸出都由當(dāng)前的輸入決定。組合邏輯的分析非常簡單：它涉及真值表、邏輯表達(dá)式的評估，最后是電路圖。
而時序邏輯電路同時具有存儲元件和組合邏輯電路。它們的操作取決于時間。系統(tǒng)的行為由輸入、輸出和內(nèi)存狀態(tài)決定。時序電路分析涉及的步驟包括狀態(tài)表、狀態(tài)圖、觸發(fā)器方程的評估以及最后的電路圖。
組合邏輯電路
這些系統(tǒng)在任何時刻的輸出都完全取決于其輸入的當(dāng)前狀態(tài)。這些電路獨(dú)立于輸入的歷史，因此不需要存儲元件（通常是觸發(fā)器）。此外，它們的輸出獨(dú)立于先前的輸出。
組合電路執(zhí)行特定操作，完全由真值表或邏輯表達(dá)式（布爾表達(dá)式）或邏輯電路確定。這些是數(shù)字系統(tǒng)的簡單構(gòu)建塊，采用基本邏輯門（AND、NAND、OR、NOR）。
下面是一個半加器電路。它是一個基本的組合電路。沒有反饋路徑，也沒有記憶元件。
下面是系統(tǒng)的框圖。根據(jù)要執(zhí)行的操作，它可以有任意數(shù)量的輸入和輸出。從框圖可以得出以下幾點(diǎn)。
輸出函數(shù)可以數(shù)學(xué)表示如下。
在哪里，
Y 1 , Y 2 …Y m是輸出函數(shù)。
X 1 , X 2 …X m是輸入函數(shù)。
框圖顯示了一組輸入和輸出。這些輸入由無記憶邏輯網(wǎng)絡(luò)處理。
只要輸入存在，輸出就存在。
電路的速度取決于各個門的傳播延遲。兩個門之間存在固有延遲。
狀態(tài)轉(zhuǎn)換不需要時鐘。
沒有反饋路徑。
它們沒有時序電路復(fù)雜。
設(shè)計過程
陳述問題
識別輸入和輸出并確定所需的輸入和輸出數(shù)量
為每個輸入和輸出分配一個唯一變量
制定真值表
借助布爾代數(shù)/K-map 簡化 SOP/POS 表達(dá)式
在邏輯門的幫助下實(shí)現(xiàn)每個表達(dá)式
示例：設(shè)計一個 2 位全加器電路
第一步：設(shè)計一個全加器。全加器電路一次加兩位。這兩位被添加到前一個有效位置的進(jìn)位。
第 2 步：希望設(shè)計一個 2 位全加器。這個全加器電路也必須能夠添加進(jìn)位輸入。因此，有三個輸入和兩個輸出。第一個輸出是總和，另一個是“執(zhí)行”。
兩個輸入名為 A 和 B。
還有第三個輸入進(jìn)位輸入 (C in )。有兩個輸出總和 (S) 和執(zhí)行 (C out )。
第四步：真值表如下。
|
一個 |
乙 |
中_ |
總和 (S) |
進(jìn)位（C出） |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
第 5 步：在真值表的幫助下生成 K-map。借助 K-map 得到簡化的全加器方程。
第 6 步：
順序邏輯電路
顧名思義，這些是順序電路。這些系統(tǒng)的輸出在任何時刻都取決于輸入的當(dāng)前狀態(tài)以及系統(tǒng)的先前輸入。由于它們依賴于系統(tǒng)的先前狀態(tài)，因此至少有一個內(nèi)存元件（觸發(fā)器）可以在其中存儲二進(jìn)制信息。時序電路的狀態(tài)是在給定時間存儲在存儲器中的信息。它們的輸出是當(dāng)前輸入和存儲元件當(dāng)前狀態(tài)的函數(shù)。要構(gòu)建時序電路，必須有一個存儲單元，它有助于保留信息。存儲的信息是輸出的歷史記錄，可以在需要時調(diào)用。人字拖是存儲的基本構(gòu)建塊。有許多具有不同特性的不同觸發(fā)器。
有兩種不同類型的時序電路，同步（所有存儲元件都有時鐘）和異步（那些不使用時鐘進(jìn)行操作的時序電路）。大多數(shù)數(shù)字系統(tǒng)都基于同步電路，因?yàn)闀r鐘電路的設(shè)計和操作比非時鐘時序電路相對容易。
下面是時序電路的一個簡單示例。輸入和輸出之間存在反饋路徑。
框圖
該框圖顯示了相同的組合邏輯電路塊以及存儲元件。很明顯，記憶在確定任何給定輸入的輸出方面也發(fā)揮著作用。
下一個狀態(tài)方程是輸入和當(dāng)前狀態(tài)的函數(shù)，給出為。
輸出是輸入和當(dāng)前狀態(tài)的函數(shù)。
在某些情況下，輸出只是當(dāng)前狀態(tài)的函數(shù)。在這種情況下，
在這兩種情況下，輸出都與當(dāng)前狀態(tài)相關(guān)聯(lián)。
從框圖可以得出以下幾點(diǎn)：
有一組輸入 (X 1 , X 2 …X n ) 和一組輸出 (Y 1 , Y 2 …Y n )。輸入由組合電路處理并存儲在存儲元件中。
輸出是對輸入的反饋，并且與當(dāng)前輸入一起參與下一個狀態(tài)輸出。
電路的狀態(tài)是指存儲在存儲元件中的數(shù)據(jù)。
時序電路中使用的存儲元件稱為觸發(fā)器。觸發(fā)器是一種能夠存儲 1 或 0 的二進(jìn)制存儲器（它只存儲一位）。
觸發(fā)器從組合電路以及以固定時間間隔出現(xiàn)的脈沖形式的時鐘信號（時鐘用于同步時序電路）接收輸入。
這些電路設(shè)計復(fù)雜，操作困難。
設(shè)計過程
涉及以下步驟：
理解給定的任務(wù)，通常是對電路行為的口頭描述
繪制基本框圖
從步驟 1 和步驟 2 中獲得的信息中獲取狀態(tài)表或狀態(tài)圖。
將二進(jìn)制代碼分配給狀態(tài)。為每個州分配一個唯一的代碼（如 00、01、10.. 等）
選擇觸發(fā)器的類型。從狀態(tài)，該表導(dǎo)出觸發(fā)器輸入和輸出方程。方程應(yīng)簡化。
畫出電路
示例：設(shè)計一個全加器電路
第一步：設(shè)計一個全加器電路。它能夠添加兩個無符號數(shù) A 和 B。輸出 S 也取決于輸入和狀態(tài)。
步驟 2：有兩種可能的狀態(tài)。S O和 S 1。
第 3 步：
|
一個 |
乙 |
當(dāng)前狀態(tài) (Y) |
下一個狀態(tài) (y) |
總和 (S) |
D觸發(fā)器 |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
|
0 |
1 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
1 |
第4步：
S O當(dāng)當(dāng)前狀態(tài) = 0
當(dāng)前狀態(tài) = 1 時的S 1
第 5 步：單個觸發(fā)器可以代表兩種狀態(tài)。對于時序電路的實(shí)現(xiàn)，讓我們考慮一個 D 觸發(fā)器。進(jìn)位是 D 觸發(fā)器的輸入。它存儲在這個觸發(fā)器的下一個階段。
第 6 步：
順序電路和組合電路的區(qū)別
組合電路
在任何時刻，輸出僅取決于輸入的當(dāng)前狀態(tài)。時間不是一個重要的參數(shù)。輸出僅取決于輸入。不需要內(nèi)存（觸發(fā)器）。在基本邏輯門的幫助下易于設(shè)計和實(shí)現(xiàn)。沒有反饋。由于硬件，它們更容易實(shí)現(xiàn)但成本很高。它們的實(shí)現(xiàn)需要更多的硬件。它們速度更快，因?yàn)橥瑫r應(yīng)用了所有輸入。
順序電路
在任何時刻，輸出都是由輸入和先前的輸出決定的。時間是一個重要參數(shù)。對于不同電路元件的定時和同步，時鐘信號是必要的。需要內(nèi)存來存儲系統(tǒng)的先前狀態(tài)。這些系統(tǒng)的設(shè)計需要基本的邏輯門和觸發(fā)器。反饋路徑中至少有一個存儲元件。它們難以實(shí)現(xiàn)，但成本低于時序電路。由于輔助輸入，它們速度較慢。因此，輸入之間存在延遲。并且輸出由時鐘信號選通。
|
組合邏輯電路 |
順序邏輯電路 |
|
|
定義 |
在任何時刻，輸出僅取決于輸入的當(dāng)前狀態(tài)。 |
在任何時刻，輸出都是由輸入和先前的輸出決定的。 |
|
時間依賴性 |
時間不是一個重要的參數(shù)。 |
時間是一個重要參數(shù)。對于不同電路元件的定時和同步，時鐘信號是必要的。 |
|
記憶 |
輸出僅取決于輸入。不需要記憶。 |
需要內(nèi)存來存儲系統(tǒng)的先前狀態(tài)。 |
|
設(shè)計 |
在基本邏輯門的幫助下易于設(shè)計和實(shí)現(xiàn)。 |
這些系統(tǒng)的設(shè)計需要基本的邏輯門和觸發(fā)器。 |
|
反饋 |
沒有反饋。 |
反饋路徑中至少有一個存儲元件。 |
|
硬件和成本 |
由于硬件，它們更容易實(shí)現(xiàn)但成本很高。它們的實(shí)現(xiàn)需要更多的硬件。 |
它們難以實(shí)現(xiàn)，但成本低于時序電路。 |
|
速度 |
它們速度更快，因?yàn)橥瑫r應(yīng)用了所有輸入。 |
由于輔助輸入，它們速度較慢。因此，輸入之間存在延遲。并且輸出由時鐘信號選通。 |